Engineering Insight · Technical Article · DFR · custom power supplies»>RDi

Diseño Térmico en Electrónica de Potencia

Del presupuesto térmico y la ley de Arrhenius a la gestión activa de temperatura: metodología DFR y diseño concurrente en convertidores SiC/GaN

|
Premium SA · Barcelona
|
Abril 2026
|
#ElectrónicaDePotencia #DiseñoTérmico #SiC #GaN #Fiabilidad #DFR #PremiumPSU

Resumen Ejecutivo

La temperatura es, sin discusión, la variable de estado más determinante para la fiabilidad de un convertidor de electrónica de potencia. Las encuestas industriales coinciden en una cifra que ningún ingeniero debería ignorar: aproximadamente el 55% de las averías prematuras en electrónica tienen origen térmico. Detrás de ese porcentaje no hay un único mecanismo, sino una cascada de fenómenos físicos — fatiga termo-mecánica por desajuste de coeficientes de dilatación (CTE), electromigración acelerada, ruptura dieléctrica, fluencia en materiales de unión — que se aceleran con la temperatura y, peor todavía, con su variación cíclica.

La consecuencia es directa: el diseño térmico no puede tratarse como una idea de último momento. La práctica obsoleta de cerrar el esquemático y «añadir un ventilador al final» multiplica el coste de rediseño entre 10 y 100 veces. Este artículo aterriza los fundamentos del diseño térmico moderno en el lenguaje del diseñador de convertidores de potencia: presupuesto térmico, derating, jerarquía de tecnologías de cooling, y la transición de «reactivo» a «concurrente» que Premium SA ha integrado en su metodología DFR.

1. La Física Detrás del 55% — Qué Destruye Exactamente la Temperatura

1.1 La Ley de Arrhenius

La regla práctica más potente del diseño térmico es la ley de Arrhenius aplicada a la vida útil: por cada 10 °C de incremento en T_j, la tasa de fallos de un componente se duplica, reduciendo su vida útil aproximadamente a la mitad. Recíprocamente, cada 10 °C que conseguimos bajar duplica la vida. La fórmula matemática es L(T) = L₀ · exp[E_a/k · (1/T − 1/T₀)], donde E_a es la energía de activación del mecanismo de degradación (típicamente 0,7–1,2 eV en electrónica de potencia; 0,94 eV para electrolíticos de aluminio según JEDEC).

1.2 Fatiga Termo-Mecánica — El CTE Mismatch como Mecanismo Dominante

Si Arrhenius gobierna la degradación por temperatura constante, el modelo Coffin-Manson gobierna la degradación por temperatura variable. En cualquier módulo de potencia coexisten materiales con CTE muy diferentes: silicio del chip (≈ 3 ppm/K), cerámica del sustrato DBC (Al₂O₃ ≈ 7 ppm/K, AlN ≈ 4,5 ppm/K), cobre de la metalización (≈ 17 ppm/K), soldadura SAC305. Cuando la temperatura sube y baja, cada material se expande y contrae a su propio ritmo, y las interfaces absorben el desajuste como deformación plástica acumulativa. Coffin-Manson establece que por cada 30% de incremento en la amplitud ΔT_j, los wire bonds del módulo pierden un factor de 3 a 5 en ciclos hasta fallo.

1.3 Otros Mecanismos Acelerados por Temperatura

Electromigración — A altas densidades de corriente y temperaturas elevadas, los electrones arrastran átomos de metal. Modelo dominante: Black, MTTF ∝ J⁻²·exp(E_a/kT). TDDB (Ruptura Dieléctrica Dependiente del Tiempo) — trampas en el óxido de puerta del MOSFET que acumulan hasta crear ruptura catastrófica. NBTI/PBTI — difusión de hidrógeno en el óxido de puerta, degradación gradual del V_th. Fluencia (creep) — deformación plástica lenta en soldaduras de componentes pasivos pesados.

Por encima de todos estos mecanismos graduales está el límite absoluto: cuando T_j supera el máximo especificado (150 °C para Si, 175–200 °C para SiC, hasta 250 °C en GaN), el dispositivo se destruye de forma instantánea e irreversible.

2. El Presupuesto Térmico — La Analogía Eléctrica

El instrumento analítico central del diseño térmico es la analogía eléctrico-térmica. La equivalencia opera con el mismo álgebra que cualquier ingeniero electrónico ya domina: temperatura → tensión, flujo de calor → corriente, resistencia térmica → resistencia eléctrica. ΔT = Q · R_th.

La temperatura de unión en estado estacionario es: T_j = T_a + Q · (R_th(j-c) + R_th(c-h) + R_th(h-a)), donde T_a es la temperatura ambiente máxima del perfil de misión.

2.1 Ejemplo Numérico — Módulo SiC en Inverter Ferroviario

2.2 Modelado Transitorio — Redes Foster / Cauer

El presupuesto térmico en estado estacionario sobreestima brutalmente las temperaturas en perfiles de carga variable. El modelado transitorio incorpora la capacitancia térmica C_th (capacidad del material para almacenar calor antes de transmitirlo). Las redes Foster — pares R_th-C_th en cascada — son el formato estándar en datasheets de fabricantes. Las redes Cauer son físicamente más representativas. La consecuencia práctica: un módulo puede absorber picos de potencia cortos sin que T_j suba al valor que predeciría el régimen permanente — y eso permite reducir significativamente el disipador en aplicaciones con duty cycle pulsante.

3. Jerarquía de Tecnologías de Cooling

La regla de oro: usar siempre la solución más sencilla que cumpla el requisito térmico. Cada salto en la jerarquía de cooling añade coste, complejidad mecánica y modos de fallo adicionales. El criterio de selección lo dicta la densidad de flujo de calor superficial Q/A en W/cm².

3.1 Por Qué SiC/GaN No Relaja el Problema Térmico

Existe una intuición frecuente — y errónea — de que la transición a WBG simplifica el cooling. SiC y GaN son más eficientes, tienen T_{j_max} más alta y operan a frecuencias mayores: son tres regalos. Pero el chip es 4–10× más pequeño que su equivalente de silicio para la misma corriente, lo que concentra el flujo de calor en un área mucho menor.

El National Renewable Energy Laboratory ha cuantificado este efecto: en simulaciones de inversores automotrices con SiC operando a T_j = 250 °C, los condensadores del bus DC superan los 130 °C — más de 40 °C por encima del límite típico de los condensadores de polipropileno. SiC no alivia la gestión térmica: la traslada del chip al resto del inverter.

4. Del Diseño Reactivo al Diseño Concurrente

El enfoque reactivo histórico — cerrar el esquemático, hacer el layout optimizando sólo criterios eléctricos, y pegar un ventilador si la temperatura sube — tiene un coste estructural conocido: cada problema térmico detectado tarde dispara un ciclo de rediseño cuyo coste escala como 1× en esquemático, 10× en layout y 100× en cualificación.

El paradigma moderno — que Premium SA ha integrado en su metodología DFR — es el diseño concurrente. Eléctrico, mecánico y térmico evolucionan en paralelo, con criterios cruzados desde el primer trazo del esquemático. La ubicación de un componente en el layout obedece simultáneamente a tres lógicas: integridad de señal eléctrica, integridad mecánica y separación térmica entre fuentes de calor.

5. Modelado Jerárquico — Del Concepto al CFD Validador

Una simulación CFD 3D detallada de un inverter completo puede tomar horas o días por iteración. La solución en Premium SA es un enfoque jerárquico:

La regla operativa es: nunca lanzar un nivel sin haber agotado el anterior. Los modelos analíticos descartan el 80% de las opciones; el 2D refina hasta dejar 2–3 candidatas; el CFD valida la final.

6. La Cadena Térmica Completa — TIM, Sustratos y Disipadores

Por sofisticado que sea el cooling, el calor sólo evacúa hasta donde la cadena térmica más débil lo permite. El presupuesto térmico se reparte entre todas las etapas, y cualquiera de ellas puede convertirse en el cuello de botella.

6.1 Materiales de Interfaz Térmica (TIM)

6.2 Sustratos Cerámicos DBC

Si₃N₄ está ganando cuota de mercado porque su CTE (≈ 2,7 ppm/K) es muy próximo al del silicio (≈ 3 ppm/K). Esto reduce drásticamente el desajuste CTE en la soldadura die-substrate y, vía Coffin-Manson, multiplica la vida del módulo bajo ciclado térmico severo. AlN sigue dominando por κ pura, pero Si₃N₄ es ya la elección preferida en programas ferroviarios donde el ciclado térmico es la causa de fallo dominante.

7. Gestión Térmica Activa — La Palanca Disponible Hoy

Mientras los materiales avanzados maduran, la palanca con mejor ratio coste/beneficio disponible hoy es la gestión térmica activa por software (Andresen y Liserre, Microelectronics Reliability, 2014). El firmware del controlador puede reducir significativamente las amplitudes ΔT_j sin tocar el hardware del módulo mediante cuatro técnicas:

8. Síntesis — El Diseño Térmico como Decisión Estratégica

El diseño térmico moderno en electrónica de potencia se sostiene sobre cinco pilares concretos que cualquier programa Premium SA debe satisfacer: